

Japanese Patent Laid-open Publication No.: 2001-229074 A

Publication date: August 24, 2001

Applicant : NEC IBARAKI LTD.

Title: Memory controller, information processor and memory controlling chip

5

10

15

20

25

(57) [ABSTRACT]

[Object]

In conventional arts of speeding-up pre-read memory accessing, there is a problem that provision of plural buffers or even enlarged capacity is not enough to achieve faster pre-read memory accessing and even caused complexity in controlling. In some cases, there is another problem that execution of pre-read might lose performance instead.

[Solving Means]

A memory controller 10 is connected to bus masters 31 and 32 via buses and controls accessing to a memory 20. The memory controller 10 comprises read buffers 11 and 12 for temporarily storing data read out from the memory 20, corresponding in number to the bus masters 31 and 32. When receiving a memory read request from the bus masters 31 or 32, the memory controller 10 reads out requested data and successive data from the memory 20 to store them in the read buffer 11 or 12.

[0019]

[Embodiments of the Invention]

Next, embodiments of the present invention will be described in detail with reference to the drawings. Fig. 1 is a block diagram of an information processor according to an embodiment of the present invention, the

1

information processor including a memory controller and a memory controlling chip. The information processor comprises bus masters 31 and 32 for connecting thereto by a bus X1, a memory controller 10, a bus arbiter 30 which is a circuit for arbitration of the bus X1, and a memory 20 which is connected to the memory controller 10 to be controlled by the memory controller 10. The information processor has other functions, which are not limited here and therefore, description thereof is omitted.

[0020]

5

10

15

20

The bus masters 31 and 32 are CPUs for executing program or operation, I/O controlling portions for controlling transfer between an I/O device or an I/O controller and the memory 20 or a CPU, or the like. The I/O controlling portions may be configured to perform I/O control with a bus provided at a lower level. In Fig. 1, two bus masters are shown, however, they are not for limiting the number of connected bus masters and bus masters as much as necessary in the information processor may be connected.

[0021]

Information processors include a unit which operates as a main body such as a main frame and a personal computer, a unit which operates as connected to a main body or a network such as an auxiliary storage and a printer, a unit which has a circuit of Fig. 1 embedded therein for particular application. Further, the memory controller 10 is preferably implemented in a one-chip LSI (large-scale integrated circuit) or may be implemented in each of plural chips.

25 [0022]

The memory controller 10 comprises: a write buffer 13 for temporarily storing data which is received based on a write request from a bus master 31 or 32; a read buffer 11 for temporarily storing data which is read out from the memory 20 based on a read request of the bus master 31; a read buffer 12 for temporarily storing data which is read out from the memory 20 based on a read request of the bus master 32; a switching circuit 14 for switching the read buffer 11 and the read buffer 12; and a controlling portion 15 for controlling the memory controller 10. The read buffers 11 and 12 are configured by FIFOs (First In First Out) having a plurality of entries so as to output read data successively to the common bus X1 based on a burst transfer.

[0023]

5

10

15

20

25

A driver circuit 16 and a receiver circuit 17 perform transmission and reception of signals with the common bus X1 while a driver circuit 19 and a receiver circuit 18 perform transmission and reception of signals with the memory 20. A signal wire received from the common bus X1 includes a command (CMD) signal having a command and an address/data (A/D) signal having an address and data, and the signal wire is received by the receiver circuit 17 to be output as a signal X4. In the signal X4, the data is connected to the write buffer 13 and the command and the address are connected to the controlling portion 15. The write buffer 13 is one here, however, plural write buffers may be provided.

[0051]

[Effects of the Invention]

As described above, a memory controller, according to the present

invention, is provided with read buffers for plural bus masters, respectively. With this configuration, even when the plural bus masters simultaneously execute reading of data of successive addresses, pre-read data are not made invalid but can be used effectively. Therefore, unnecessary memory access due to invalidating of pre-read data can be eliminated, thereby achieving more faster memory accessing.

_	•	4
⊢	וח	-1
,	19.	

5

- 30 bus arbiter
- 10 31 bus master
  - 32 bus master
  - 15 controlling portion
  - 14 switching circuit
  - 11 read buffer
- 15 12 read buffer
  - write buffer
  - 10 memory controller
  - 20 memory



## (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号 特開2001—229074

(P2001-229074A)

(43)公開日 平成13年8月24日(2001.8.24)

(51)Int.Cl. 7

識別記号

FΙ

テーマコード (参考)

G06F 12/02 12/00 560 560 G06F 12/02

560

C 5B060

12/00

560

В

審査請求 有 請求項の数11 OL (全9頁)

(21)出願番号

特願2000-37908(P2000-37908)

(22)出願日

平成12年2月16日(2000.2.16)

(71)出願人 000119793

茨城日本電気株式会社

茨城県真壁郡関城町関館字大茶367-2

(72)発明者 鈴木 晃一

茨城県真壁郡関城町関館字大茶367の2

茨城日本電気株式会社内

(74)代理人 100082935

弁理士 京本 直樹 (外2名)


Fターム(参考) 5B060 CA04 CA06 CB01

## (54)【発明の名称】メモリ制御装置と情報処理装置及びメモリ制御チップ

#### (57)【要約】

【課題】 従来の技術では、先読みによるメモリアクセスの高速化において、単に複数のパッファを備えたり、容量を大きくしても、十分な効果を得られなかったり、制御が複雑となるという課題があった。また、場合によっては先読みを実行することによりかえって性能を損なうことがあるという課題があった。

【解決手段】 バスマスタ31、32とバスで接続され、メモリ20のアクセスを制御するメモリ制御装置10において、メモリ20から読み出したデータを一時的に保持する読出バッファ11、12をバスマスタ31、32に対応してバスマスタの数だけ備え、バスマスタ31又は32からメモリ読み出し要求を受けた際に、要求されたデータとこれに続く後続データとをメモリ20から読み出して読出バッファ11又は12に保持することを特徴とする。



#### 【特許請求の範囲】

【請求項1】 複数のバスマスタとバスで接続され、前記バスマスタの要求に応じてプログラムやデータを記憶するメモリへのアクセスを制御するメモリ制御装置において、前記メモリから読み出したデータを一時的に保持する読出バッファを前記バスマスタに対応して前記バスマスタの数だけ備えたことを特徴とするメモリ制御装置。

. 1

【請求項2】 複数のパスマスタとパスで接続され、前 記パスマスタの要求に応じてプログラムやデータを記憶 10 するメモリへのアクセスを制御するメモリ制御装置にお いて、

前記メモリから読み出したデータを一時的に保持する読出パッファを前記パスマスタに対応して前記パスマスタの数だけ備えるとともに、前記パスマスタからメモリ読み出し要求を受けた際に、要求されたデータとこれに続く後続データとを前記メモリから読み出して要求のあった前記パスマスタに対応した前記読出パッファに保持することを特徴とするメモリ制御装置。

【請求項3】 複数のバスマスタとバスで接続され、前 20 記バスマスタの要求に応じてプログラムやデータを記憶 するメモリへのアクセスを制御するメモリ制御装置において、

前記メモリから読み出したデータを一時的に保持する読出バッファを前記バスマスタに対応して前記バスマスタ の数だけ備えるとともに、

前記パスマスタの1つのパスマスタAからメモリ読み出し要求を受けた際に、前記読出パッファの1つでパスマスタAに対応した読出パッファAを参照して、読出パッファAに要求されたデータがあった場合には、読出パッファAのデータをパスマスタAに返し、読出パッファAに要求されたデータが無かった場合には、前記メモリからデータを読み出してパスマスタAに返すとともに要求されたデータに続く後続データを前記メモリから読み出して読出パッファAに一時的に保持することを特徴とするメモリ制御装置。

【請求項4】 前記パスマスタの1つのパスマスタAからメモリ読み出し要求を受けた際に、前記読出パッファの1つでパスマスタAに対応した読出パッファAを参照して、読出パッファAに保持されているデータが要求さ 40れたデータではなかった場合に、読出パッファAに保持されているデータを無効にすることを特徴とした請求項3のメモリ制御装置。

【請求項5】 複数のパスマスタとパスで接続され、前記パスマスタの要求に応じてプログラムやデータを記憶するメモリへのアクセスを制御するメモリ制御装置において.

前記メモリから読み出したデータを一時的に保持する読出バッファを前記バスマスタに対応して前記バスマスタ の数だけ備えるとともに、 前記パスマスタの1つのパスマスタAからメモリ読み出し要求を受けた際に、前記読出パッファの1つでパスマスタAに対応した読出パッファAを参照して、読出パッファAに要求されたデータがあった場合には、読出パッファAのデータをパスマスタAに返し、読出パッファAに要求されたデータが無かった場合には、前記メモリからデータを読み出してパスマスタAに返すとともに前記メモリ読み出し要求がパースト転送のメモリ読み出し要求がパースト転送のメモリ読み出し要求がパースト転送のメモリ読み出して記れパッファAに一時的に保持することを特徴とするメモリ制御装置。

【請求項6】 前記パスマスタの1つのパスマスタAからメモリ読み出し要求を受けた際に、前記読出パッファの1つでパスマスタAに対応した読出パッファAを参照して、読出パッファAに保持されているデータが要求されたデータではなく且つ前記メモリ読み出し要求がパースト転送のメモリ読み出し要求であった場合に、読出パッファAに保持されているデータを無効にすることを特徴とした請求項5のメモリ制御装置。

【請求項7】 複数のパスマスタとパスで接続され、前 記パスマスタの要求に応じてプログラムやデータを記憶 するメモリへのアクセスを制御するメモリ制御装置にお いて、

前記メモリから読み出したデータを一時的に保持する読出バッファを前記パスマスタに対応して前記パスマスタの数だけ備え、前記メモリへの書き込みデータを一時的に保持する書込パッファを1つだけ備えたことを特徴とするメモリ制御装置。

【請求項8】 複数のパスマスタとパスで接続され、前 記パスマスタの要求に応じてプログラムやデータを記憶 するメモリへのアクセスを制御するメモリ制御装置にお いて、

前記メモリから読み出したデータを一時的に保持する読出バッファを前記パスマスタに対応して前記パスマスタの数だけ備えるとともに、前記パスマスタからパースト転送のメモリ読み出し要求を受けた際に、要求されたデータとこれに続く後続データとを前記メモリから読み出して要求のあった前記パスマスタに対応した前記読出パッファに保持し、

0 前記メモリへの書き込みデータを一時的に保持する書込 バッファを備え、前記バスマスタの書き込み要求を受け た際に、前記全ての読出バッファを参照して、前記書き 込み要求と同じアドレスのデータを保持している読出バッファのデータを無効にすることを特徴とするメモリ制 御装置。

【請求項9】 複数のパスマスタとパスで接続され、前記パスマスタの要求に応じてプログラムやデータを記憶するメモリへのアクセスを制御するメモリ制御装置において、

50 前記メモリから読み出したデータを一時的に保持する読

出バッファを前記バスマスタに対応して前記パスマスタ の数だけ備えるとともに、前記パスマスタからパースト 転送のメモリ読み出し要求を受けた際に、要求されたデ ータとこれに続く後続データとを前記メモリから読み出 して要求のあった前記パスマスタに対応した前記読出バ ッファに保持し、

前記メモリへの鸖き込みデータを一時的に保持する鸖込 バッファを備え、前記パスマスタの書き込み要求を受け た際に、前記メモリへ前記書き込みデータを書き込むと ともに、前記全ての読出バッファを参照して、前記書き 10 込み要求と同じアドレスのデータを保持している読出バ ッファへも前記售き込みデータを上書きすることを特徴 とするメモリ制御装置。

【請求項10】 プログラムやデータを記憶するメモリ へのアクセスを制御するメモリ制御装置と複数のバスマ スタとがバスで接続された情報処理装置において、前記 メモリ制御装置が請求項1乃至9のメモリ制御装置であ る情報処理装置。

【請求項11】 請求項1乃至9のメモリ制御装置を1 つの集積回路チップに実装したことを特徴とするメモリ 20 制御チップ。

#### 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明はメモリ制御装置、情 報処理装置、及びメモリ制御チップに関し、特に連続し たデータをまとめて転送するバースト転送において後続 するデータを先読みをすることによりメモリへのアクセ スを高速化する技術に関する。

## [0002]

【従来の技術】 CPUやIO制御装置などメモリのアク 30 セスを行うパスマスタがメモリを読み出す場合、連続し たアドレスで読み出しを実行することが多いため、連続 したアドレスのデータを読み出すバースト転送を行って メモリへのアクセスを高速化している。また、これに伴 ってメモリ索子もバースト転送に対応したものが多く生 産されている。

【0003】さらにメモリアクセスを高速化するため に、要求されたデータに後続するデータをメモリから予 .め読み出してバッファに一時的に保持し、次に連続した データを返すことにより高速化する先読み動作が知られ ている。この場合、バッファは先読みによるバースト転 送に必要な容量を追加して備える必要がある。

【0004】また、各パスマスタは異なるアドレスへア クセスすることが多いため、例えばバスマスタAがA番 地を、続いてバスマスタBがB番地をアクセスした場 合、バスマスタAの先読みで読み出されたA+N番地

(Nはパースト転送の大きさを示す) のデータは、後続 するバスマスタBでは不要なため無効化されてしまい、 さらに先読みのためにB番地の読み出しが遅れてしまう 50 Aに返し、読出バッファAに要求されたデータが無かっ

ということが起こる。

【0005】これを回避するためには、バッファ容量を もっと大きくして後続の他のパスマスタによって無効化 されないように保持したり、要求アドレスに応じて使用 するバッファを複数に分割して備えるという方法がある が、各バスマスタのアクセスが一時的に特定のパッファ に集中してしまい十分な効果が得られなかったり、容量 を大きくした場合、バッファに保持するデータを管理す るための制御が複雑になったりしていた。

### [0006]

【発明が解決しようとする課題】以上のように従来の技 術では先読みによるメモリアクセスの高速化において、 単に複数のパッファを備えたり、容量を大きくしても、 十分な効果を得られず、また、制御が複雑となるという 課題があった。さらには先読みを実行することによりか えって性能を損なうことがあるという課題があった。

【0007】本発明の主な目的は多数のバスマスタがメ モリ制御装置に対して同時に読み出しアクセスを行う場 合にも、先読み動作によって性能低下することなく、よ り確実に高速なメモリをアクセスを実現したメモリ制御 装置、情報処理装置、及びメモリ制御チップを提供する ことにある。

### [0008]

【課題を解決するための手段】本発明の第1のメモリ制 御装置は、複数のバスマスタとバスで接続して前記バス マスタの要求に応じてプログラムやデータを記憶するメ モリへのアクセスを制御し、前記メモリから読み出した データを一時的に保持する読出バッファを前記バスマス 夕に対応して前記バスマスタの数だけ有する。

【0009】本発明の第2のメモリ制御装置は、複数の バスマスタとバスで接続して前記バスマスタの要求に応 じてプログラムやデータを記憶するメモリへのアクセス を制御し、前記メモリから読み出したデータを一時的に 保持する読出パッファを前記パスマスタに対応して前記。 バスマスタの数だけ有し、前記バスマスタからメモリ読 み出し要求を受けた際に、要求されたデータとこれに続 く後続データとを前記メモリから読み出して要求のあっ。 た前記パスマスタに対応した前記読出バッファに保持す る手段を有する。

アドレスの読み出し要求があった場合に上記パッファの 40・【0010】本発明の第3のメモリ制御装置は、複数の バスマスタとバスで接続して前記バスマスタの要求に応 じてプログラムやデータを記憶するメモリへのアクセス を制御し、前記メモリから読み出したデータを一時的に 保持する読出バッファを前記バスマスタに対応して前記 バスマスタの数だけ有し、前記バスマスタの1つのバス マスタAからメモリ読み出し要求を受けた際に、前記読 出バッファの1つでパスマスタAに対応した読出バッフ アAを参照して、読出パッファAに要求されたデータが あった場合には、読出バッファAのデータをバスマスタ

た場合には、前記メモリからデータを読み出してパスマ スタAに返すとともに要求されたデータに続く後続デー 夕を前記メモリから読み出して読出バッファAに一時的 に保持する手段を有する。

【0011】本発明の第4のメモリ制御装置は、第3の メモリ制御装置に加えて、前記パスマスタの1つのパス マスタAからメモリ読み出し要求を受けた際に、前記読 出バッファの1つでバスマスタAに対応した読出バッフ アAを参照して、読出バッファAに保持されているデー タが要求されたデータではなかった場合に、読出バッフ 10 アAに保持されているデータを無効にする手段を有す る。

【0012】本発明の第5のメモリ制御装置は、複数の バスマスタとバスで接続して前記バスマスタの要求に応 じてプログラムやデータを記憶するメモリへのアクセス を制御し、前記メモリから読み出したデータを一時的に 保持する読出バッファを前記バスマスタに対応して前記 バスマスタの数だけ有し、前記バスマスタの1つのバス マスタAからメモリ読み出し要求を受けた際に、前記読 出バッファの1つでバスマスタAに対応した読出バッフ 20 アAを参照して、読出パッファAに要求されたデータが あった場合には、読出バッファAのデータをバスマスタ Aに返し、読出パッファAに要求されたデータが無かっ た場合には、前記メモリからデータを読み出してバスマ スタAに返すとともに前記メモリ読み出し要求がパース ト転送のメモリ読み出し要求であった場合のみ要求され たデータに続く後続データを前記メモリから読み出して 読出バッファAに一時的に保持する手段を有する。

【0013】本発明の第6のメモリ制御装置は、第5の メモリ制御装置に加えて、前記パスマスタの1つのバス 30 マスタAからメモリ読み出し要求を受けた際に、前記読 出バッファの1つでバスマスタAに対応した読出バッフ アAを参照して、読出バッファAに保持されているデー タが要求されたデータではなく且つ前記メモリ読み出し 要求がバースト転送のメモリ読み出し要求であった場合 に、読出バッファAに保持されているデータを無効にす る手段を有する。

【0014】本発明の第7のメモリ制御装置は、複数の バスマスタとバスで接続して前記パスマスタの要求に応 じてプログラムやデータを記憶するメモリへのアクセス 40 を制御し、前記メモリから読み出したデータを一時的に 保持する読出バッファを前記パスマスタに対応して前記 バスマスタの数だけ有し、前記メモリへの書き込みデー タを一時的に保持する鸖込パッファを1つ有する。

【0015】本発明の第8のメモリ制御装置は、複数の バスマスタとバスで接続して前記バスマスタの要求に応 じてプログラムやデータを記憶するメモリへのアクセス を制御し、前記メモリから読み出したデータを一時的に 保持する読出バッファを前記バスマスタに対応して前記 パスマスタの数だけ有し、前記パスマスタからパースト 50 つ示しているが、特に接続数を限定するものではなく、

転送のメモリ読み出し要求を受けた際に、要求されたデ 一夕とこれに続く後続データとを前記メモリから読み出 して要求のあった前記パスマスタに対応した前記読出バ ッファに保持する手段と、前記メモリへの書き込みデー タを一時的に保持する書込パッファと、前記パスマスタ の書き込み要求を受けた際に、前記全ての読出バッファ を参照して、前記書き込み要求と同じアドレスのデータ を保持している読出バッファのデータを無効にする手段 とを有する。

【0016】本発明の第9のメモリ制御装置は、複数の パスマスタとバスで接続して前記パスマスタの要求に応 じてプログラムやデータを記憶するメモリへのアクセス を制御し、前記メモリから読み出したデータを一時的に 保持する読出バッファを前記バスマスタに対応して前記 パスマスタの数だけ有し、前記パスマスタからパースト 転送のメモリ読み出し要求を受けた際に、要求されたデ ータとこれに続く後続データとを前記メモリから読み出 して要求のあった前記パスマスタに対応した前記読出バ ッファに保持する手段と、前記メモリへの書き込みデー タを一時的に保持する書込バッファと、前記バスマスタ の書き込み要求を受けた際に、前記メモリへ前記書き込 みデータを書き込むとともに、前記全ての読出バッファ を参照して、前記書き込み要求と同じアドレスのデータ を保持している読出バッファへも前記書き込みデータを 上書きする手段とを有する。

【0017】本発明の情報処理装置は、プログラムやデ 一夕を記憶するメモリと、前記メモリへのアクセスを制 御するメモリ制御装置と、複数のバスマスタと、前記メ モリ制御装置と前記複数のバスマスタと接続するバスを 有し、前記メモリ制御装置は前記第1乃至9のメモリ制 御装置の手段を有する。

【0018】本発明のメモリ制御チップは、前記第1乃 至9のメモリ制御装置を実装する。

[0019]

【発明の実施の形態】次に、本発明の実施の形態につい て図面を参照して詳細に説明する。図1は本発明の実施 の形態の情報処理装置のブロック図であり、メモリ制御 装置とメモリ制御チップも含んでいる。情報処理装置は パスX1に接続するパスマスタ31、パスマスタ32、 メモリ制御装置10と、バスX1の調停を行う回路のバ スアーピタ30と、メモリ制御装置10に接続しメモリ 制御装置10に制御されるメモリ20とを含む。情報処 理装置が含むこの他の機能については特に限定しないの で図示していない。

【0020】パスマスタ31、32は、プログラムの実 行や演算を実行するCPUや、入出力装置又は入出力制 御装置とメモリ20又はCPU間の転送を制御するIO 制御部等である。IO制御部はさらに下位にバスを設け て制御する構成も考えられる。図1ではバスマスタを2

装置の必要性に応じた数のパスマスタを接続してもよ い。

【0021】情報処理装置としては、メインフレームや パーソナルコンピュータのように本体として動作するも のや、補助記憶装置や印刷装置のように本体又はネット ワーク等に接続して動作するものや、図1の回路が組み 込まれた特定用途のもの等ががある。また、メモリ制御 装置10は1チップのLSI (大規模集積回路) に実装 して実現するのも有力であるが、複数のチップに分散し て実装されてもよい。

【0022】メモリ制御装置10は、バスマスタ31や バスマスタ32からの魯き込み要求で受けた魯き込みデ ータを一時的に保持する書込パッファ13と、パスマス タ31の読み出し要求に従ってメモリ20から読み出し たデータを一時的に保持する読出バッファ11と、バス マスタ32の読み出し要求に従ってメモリ20から読み 出したデータを一時的に保持する読出バッファ12と、 読出バッファ11と読出バッファ12を切り換える切換 回路14と、メモリ制御装置10の制御を行う制御部1 5とを含む。読出バッファ11、12はバースト転送に 20 対応して共通バスX1に連続して読み出しデータを出力 できるように複数のエントリを備えるFIFO(Fir st in first out) で構成されている。 【0023】ドライバ回路16、レシーバ回路17は、 共通バス X 1 との信号の送受信を行い、ドライバ回路 1 9、レシーバ回路18は、メモリ20との信号の送受信 を行う。共通バスX1から受信する信号線は、コマンド を含むコマンド(CMD)信号と、アドレスとデータを 含むアドレス/データ(A/D)信号を含み、レシーバ 回路17で受信されて信号X4として出力される。信号 30 X4のうち、データは魯込バッファ13へ接続し、コマ ンドとアドレスは制御部15へ接続する。なお、書込バ ッファ13は1つとしているが複数設けてもよい。

【0024】次に制御部15の構成について図2を用い て説明する。アドレスレジスタ51とアドレスレジスタ 52は、それぞれバスマスタ31とバスマスタ32の読 み出し要求によって読み出したデータのアドレスを保持 している。読出バッファ11と読出バッファ12に複数 の読出データが保持されている場合は、先に読み出した データのアドレスを保持しており、読出パッファ11又 40 は12からデータが出力される際にアドレスレジスタ5 1又は52内のアドレス値が更新される。共通パスX1 から新たな要求を受け付けた際は、アドレスレジスタ5 1又は52に保持するアドレスと要求アドレスとが比較 回路53、比較回路54で比較され、結果が制御回路5 5に送られる。信号X31は、コマンド信号X41とア ドレス/データ信号X42を基に制御回路55で作成さ れたメモリ20に対する制御信号やアドレス信号であ る。

なる信号X2でパスアービタ30と接続され、共通パス X1との信号の送受信を制御し、またコマンド信号X4 1で共通パスX1のコマンドを受けて、コマンドの要求 内容に従ってメモリ20への鸖き込みや読み出し等の一 連の手順を実行するために、メモリ制御装置10を制御 する。管理回路61は、読出パッファ11に保持されて いる読み出しデータの数を管理する回路で、管理回路6 2は、読出バッファ12に保持されている読み出しデー タの数を管理する回路である。バッファが空とは保持す 10 るデータの数が"0個"ということである。これらの管理 回路は、書き込みポインタと読み出しポインタを持ち、 これらの差分から保持するデータ数を検出する回路で構 成されることが知られているので、詳細な説明は省略す る。

【0026】次に、本発明の実施の形態の動作について 図面を参照して説明する。図3は本発明の実施の形態の 動作を説明するタイミングチャートである。図3では、 メモリ制御装置10で処理中の要求が無い状態で、バス マスタ31からa番地の読み出し要求を受け、次にバス マスタ32からp番地の読み出し要求を受け、さらにバ スマスタ31から前の読み出し要求に連続したアドレス のe番地の読み出し要求があった場合の動作を示してい る。

【0027】ここで、共通パスX1について説明する。 共通バスX1は、クロック同期式のバスであり、アドレ スとデータは双方向のアドレス/データ信号X12で時 分割されて転送され、データの最大パースト長は4であ る。共通バスX1のコマンド信号X11で転送されるコ マンドと上記アドレスは、コマンドスタート信号がアク ティブの際、バスマスタ31又は32より送出される。 アドレスとコマンドを送出してから書き込み又は読み出 しのデータ転送を開始するまでのタイミングは可変であ り、レディ信号によって送出タイミングが示される。メ モリ20への書き込みの際は、バスマスタ31又は32 がレディ信号を出力し、メモリ20からの読み出しの際 はメモリ制御装置10がレディ信号を出力する。

【0028】以降説明を分かりやすくするために、共通 パスX1のアドレス/データ信号幅とメモリ20との信 号X32のデータ幅とを4バイトとし、バースト転送の 要求アドレスは、1回のバースト転送量16パイトの単 位すなわち16の倍数とする。また、パースト長は4固 定とする。ただし、共通バスX1の構成はここでいう構 成に限定するものではなく、別の構成であっても本発明 を適用できる。

【0029】まずパスマスタ31は、メモリ20からの パースト転送の読み出し要求をするためにバスアービタ 30に対してバスの使用権要求を行い、使用権を得てタ イミングも1にて、コマンドスタート信号と、アドレ ス"a"と、バースト長4のメモリ読み出し要求コマンド 【0025】制御回路55は、いくつかの制御信号から 50 とを出力する。レシーバ回路17を通して制御回路55

は、上記コマンドとアドレスを受け取り、パスマスタ3 1に対応する読出バッファ11の状況を確認する。ここ では読出バッファ11に読み出すデータが保持されてい 「るか否かを確認するため、アドレスレジスタ51に保持 されるアドレスと、読出バッファ11に保持されている データ数の情報を、それぞれ比較回路53と管理回路6 1で確認する。

【0030】 t1の要求では先行する要求は全て処理が 終わっているので読出バッファ11は空であり、制御回 路55は、メモリ20に対して要求パースト長4と先読 10 み分の合わせて8パースト長分のデータの読み出しを行 う。最初に読み出した4回分のデータ(A~D)は、ク ロック毎に次々と読出バッファ11へ格納され、続いて 共通バスX1へ切換回路14を通して出力される。この とき、同時に制御回路55は信号X2ヘレディ信号を出 力して読み出しデータを出力したことを通知する。バス マスタ31はレディ信号によって共通バスX1から読み 出しデータ(A~D)を受け取る。

【0031】このように、最初の4回分の読み出しデー タ(A~D)はすぐに共通バスX1へ出力されるため読 20 出バッファ11には残らず、残りの4回分の読み出しデ ータ(E~H)が、読出バッファ11に保持され、アド レスレジスタ51にはデータ"E"のアドレス"e"が保持 される。ここでアドレス"e"は"a+16"という値であ る。

【0032】次にパスマスタ32は、バスの使用権を得 るとコマンドスタート信号をタイミング t 2 で出力する と同時に、アドレス"p"とバースト長4の読み出し要求 コマンドを出力する。メモリ制御装置10はタイミング t 1の要求の動作と同様に、バスマスタ32に対応する 30 ス"z"のバースト長4の読み出し要求が実行された場合 読出バッファ12の状況確認を行う。読出バッファ12 は空なので、制御回路55は、メモリ20に対して要求 バースト長4と先読み分の合わせて8バースト長分のデ ータの読み出しを行う。最初に読み出した4回分のデー タ(P~S)は、クロック毎に次々と読出バッファ12 へ格納され、続いて共通パスX1へ切換回路14を通し て出力される。このとき、同時に制御回路55は信号X 2ヘレディ信号を出力して読み出しデータを出力したこ とを通知する。バスマスタ32はレディ信号によって共 通バスX1から読み出しデータ(P~S)を受け取る。 【0033】このように、最初の4回分の読み出しデー 夕(P~S)はすぐに共通バスX1へ出力されるため読 出パッファ12には残らず、残りの4回分の読み出しデ ータ(T~W)が、読出パッファ11に格納され保持さ れ、アドレスレジスタ52にはデータ"T"のアドレス" p+16"が保持される。

【0034】次にパスマスタ31は、前回のアドレス" a"に続くアドレス"e" (=a+16) のパースト長4 の読み出し要求と、コマンドスタート信号をタイミング t 3 で出力する。上記要求を受け付けると、メモリ制御 50 を受けることにより先読みしたデータ  $(E \sim H)$  が無効

装置10は読出バッファ11の状況を確認する。この場 合、読出パッファ11は有効な読み出しデータを保持し ているため、X42で供給される読み出し要求アドレ ス"e"とアドレスレジスタ51に保持するアドレス"e" とが比較回路53で比較され、一致したことが制御回路 55に通知される。

【0035】一致が通知されると、さらに要求のバース ト長4のデータが読出バッファ11に保持されているこ とを管理回路61で確認する。この場合、4パースト長 分のデータがあるので、制御部15はメモリ20への読 み出しは行わず、レディ信号と同時に読出パッファ11 のデータ(E~H)を切換回路14を通して4回分続け て共通パスX1へ出力する。パスマスタ31はデータ (E~H)を共通パスから受け取り、アドレス"e"の読 み出し要求の動作が完了する。読出バッファ11は保持 していたデータ (E~H)を出力したために空の状態と なる。

【0036】以上のように、アドレス"e"の読み出し要 求ではメモリ20へのアクセスをすることなく、読出バ ッファ11から読み出しデータを返却できるため、メモ リ20への読み出し要求を高速に処理することができ る。また、バスマスタ31からのアドレス"a"とアドレ ス"e"の要求の間に受け付けたバスマスタ32からのア ドレス"p"の要求によって読出バッファ11の状態は変 わることなくデータ(E~H)を保持し続けることがで きる。これは、バスマスタ毎に読出バッファを備えたこ とにより、簡単な制御によって実現されている。

【0037】図3では示していないが、タイミングも3 でパスマスタ31からアドレス"a"に連続しないアドレ について説明する。この場合、読出バッファ11が有効 なデータを保持しているため、要求アドレス"z"とアド レスレジスタ51が比較回路53で比較され不一致を制 御回路55に通知する。制御回路55は、読出バッファ 11が保持するデータが要求のデータでないことを知る と、読出バッファ11に保持されているデータを無効化 する。制御回路55は、必要なデータを読み出すため に、メモリ20に対してアドレス"z"から要求のバース ト長4と先読み分を合わせてバースト長8の読み出しを 40 行い、要求分のデータをパスマスタ31へ返却して、先 読み分のデータを読出パッファ11に保持する。

【0038】このように、先読みを実行しても後続する 読み出しアドレスが連続しない場合は先読みしたデータ は無効になってしまい、メモリ20に対する先読みの処 理が余計にされたこととなる。従って、場合によっては 先読みの動作の終了を待つことにより、後に実行される メモリアクセスが遅延することも起こる。

【0039】読出バッファを1つしか設けない従来の構 成では、上記のバスマスタ32のタイミングt2の要求

30

化されてしまい、かえってメモリアクセスを遅延させる こともあったが、本発明では、読出バッファをバスマス タ毎に設けているため、各バスマスタにおいて連続した アドレスで読み出しを行う場合、他のバスマスタのアク セスによって先読みデータが無効化されることがないの で、効率よく先読みデータを利用してメモリアクセスを 髙速化できる。

【0040】ここでは、先読みは読出バッファに要求の データがないときのみ実行しているが、読出バッファに 要求のデータがあった場合でも、さらに先読みを実行す 10 メモリ20から読み出して正しく返却することができ るようにしてもよい。また、共通パスX1に次のメモリ アクセス要求があるか否か参照して、次のメモリアクセ ス要求がないときに先読みを実行するようにしてもよ い。ただし、そのためには専用の制御手段を追加して備 える必要があるため、制御が複雑となり設計が難しくな るが、上記で説明した動作では特別な制御手段は必要な く設計が容易である。

【0041】本発明は、バスマスタ毎に読出バッファを 設けるため、1つのバッファを各バスマスタで共有する 場合に比べると全体のパッファ容量が大きくなるが、制 20 一夕を書き込むと同時に読出バッファ11へも同一のデ 御が複雑とならないため、設計が容易で短時間で開発で きるという長所がある。また、バスマスタに拡張性を持 たせる構成とする情報処理装置では、未実装となるバス マスタに対しても読出バッファを備える必要があるた め、バスマスタの拡張性の少ない情報処理装置の方がよ り効率的である。

【0042】次に、書き込み要求における動作について 説明する。具体的には図3においてタイミングt2でバ スマスタ31よりアドレス"e"の書き込み要求を受けた 場合の動作を説明する。

【0043】パスマスタ31はタイミング t 2でコマン ドスタート信号を出力するのと同時にアドレス"e"の書 き込み要求を出力する。これを受信すると、制御部15 では要求アドレス"e"とアドレスレジスタ51、52を それぞれ比較回路53、54で比較する。この場合、読 出バッファ12は空なので、比較回路54の出力によら ず不一致となるが、読出バッファ11は有効なので比較 回路53の出力は有効で一致となる。

【0044】一致と判定されると、一致した読出バッフ ァ11に保持される先読みのデータは無効化され、読出 40 バッファ11は空となる。この後、バスマスタ31から 出力されるレディ信号に従って鸖き込みデータを鸖込バ ッファ13へ格納し、鸖込パッファ13からメモリ20 ヘデータを書き込む。

【0045】これ以降にパスマスタ31からアドレス。 e"の読み出し要求があった場合、読出バッファ11が 空となっているため、メモリ20へ読み出しが行われる ので、バスマスタ31によるデータの書き換えが反映さ れたデータをバスマスタ31は得ることができる。上記 のタイミング t 2 のアドレス"e"の 書き込み要求がパス 50 マスタ31ではなくパスマスタ32で出力された場合で も、同様に処理されて読出バッファ11のアドレス"e" の先読みデータは無効化されるため、以降のアクセスで は正しいデータを読み出すことができる。

【0046】このように書き込み要求においては全ての 読出バッファの状況が確認されるため、読出バッファに 保持されている先読みデータに対してデータの書き換え が実行されても、誤って書き換える前のデータを以降の アクセスで返却することなく、鸖き換えられたデータを

【0047】別の書き込み要求における動作としては、 書き込みデータをメモリ20へ書き込むとともに、読出 バッファ11にも上書きすることによりデータの整合を とる方法がある。上述の魯き込み要求の動作説明を基に 説明すれば、書き込み要求アドレスと読出バッファ1 1、12を比較した結果、読出バッファ11が一致する と、上述の動作のようにように読出バッファ11を無効 化することなく、魯込バッファ13からメモリ20ヘデ ータを上書きする。これによりバスマスタ31からの以 降の読み出し要求に対しても書き換え後のデータを読出 バッファ11から読み出して返却することができる。

【0048】以上ではパスマスタ31よりアドレス"e" の書き込み要求を受けた場合の動作を説明したが、アド レス" $e+4\sim e+1$ 2"の各4バイトに対する售き込み 要求では、単純にアドレスレジスタ51と上記書き込み 要求アドレスを比較しても一致とならないので、比較回 路53では、書き込み要求アドレスをアドレスレジスタ 51で保持するアドレス"e"、"e+4"、"e+8"、" e+12"のそれぞれに対して比較する必要があり、管 理回路61の情報から保持されているデータ数も調べて **書き込みデータが読出バッファ11に保持されているか** 否かを判定する必要がある。

【0049】しかしながら、このためには判定のための 回路を追加する必要があるため、多くの場合、バースト 転送の要求アドレスを最大パースト長である16パイト の倍数とし、且つバースト長を16パイトに固定するこ とにより、比較回路53ではアドレスの下位4ビットを 除外して上位ビットのみを比較するようにしている。こ うすることにより判定のために比較回路を複雑としなく て済むからである。本発明の実施の形態では上記どちら の方法で判定するかは特に限定しない。

【0050】このように、読出バッファに保持する先読 みデータに対する書き込み要求が実行されても、誤って **魯き込み前のデータを返却することを回避して、鸖き込** み後の正しいデータを返却することができる。

[0051]


【発明の効果】以上説明したように、本発明によれば、 メモリ制御装置に複数のバスマスタ毎に読出バッファを 1 1

読出バッファ


14

<u>設けることにより、複数のパスマスタがそれぞれ連続し</u>	1 2	・読出バッファ
たアドレスのデータ読み出しを平行して実行する場合で	1 3	<b>魯込バッファ</b>
も、先読みデータを無効化することなく有効に活用でき	14	切換回路
るので、先読みデータの無効化によるメモリへの余計な	1 5	制御部
アクセスを減らすとともに、メモリアクセスを高速化で	2 0	メモリ
<u>きる</u> という効果がある。		パスアーピタ
【図面の簡単な説明】		パスマスタ
【図1】本発明の実施の形態の情報処理装置のブロック		パスマスタ
図であり、メモリ制御装置、メモリ制御チップを含む。	5 1	アドレスレジスタ
【図2】本発明の実施の形態の制御部15のブロック図 10	5 2	アドレスレジスタ
である。		比較回路
【図3】本発明の実施の形態の動作を説明したタイミン		比較回路
グチャートである。	5 5	制御回路
【符号の説明】	6 1	管理回路
10 メモリ制御装置	6 2	管理回路

## [図1]



[図3]



[図2]

